연상 메모리를 위한 BIST 회로 설계에 관한 연구

• 영문명: A Study on design BIST Circuit for Content Addressable Memory
• 발행기관: 호서대학교 공업기술연구소
• 저자명: 정장원 박노경 문대찰
• 간행물 정보: 『공업기술연구 논문집』제16권 제1호, 901~908쪽, 전체 8쪽
• 주제분류: 공학 > 공학일반
• 파일형태: PDF
• 발행일자: 1997.12.30

국문 초록

본 논문에서는 연상 메모리인 CAM(Content Addressable Memory)의 테스트를 용이화하기 위해서 자체 적으로 테스트를 수행할 수 있는 BIST(Built-in Self Test) 회로를 설계하였다. BIST 를 이용하므로서 외부에 별도의 장치없이 검사를 할 수 있으며，빠른 수행 능력을 가질수 있다. 반면에 BIST 의 단점인 면적의 오버헤드를 줄이기 위해서 테스트 패턴이 간단하고 복호회로가 간단한 MTA 코드를 이용하였다. BIST에서 가장 중요한 요소중의 하나인 테스트 패턴을 생성하기 위해서 간략화시킨 시프트 레지스터를 이용하였다. 본 논문에서 .설계한 회로는 0.8 剛 double-metal CMOS 공정을 이용하여 레 이아웃을 수행 하였으며，설계한 BIST 회로는 전체 회로 면적의 약 8.5%를 차지하였다. 설계한 회로는 SPICE와 VHDᄂ을 이용하여 실험 결과를 고찰하였다.

목차

요 약

I . 서 론

n . BIST 회로 설계

m. 시 물레이 션 결과

IV. 결 론

V. 참고문헌