학술논문
웨이퍼 레벨 3D Integration을 위한 Ti/Cu CMP 공정 연구
이용수 16
- 영문명
- Ti/Cu CMP process for wafer level 3D integration
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제19권 제3호, 37~41쪽, 전체 5쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2012.09.30
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
Cu 본딩을 이용한 웨이퍼 레벨 적층 기술은 고밀도 DRAM 이나 고성능 Logic 소자 적층 또는 이종소자 적층의 핵심 기술로 매우 중요시 되고 있다. Cu 본딩 공정을 최적화하기 위해서는 Cu chemical mechanical polishing(CMP)공정 개발이 필수적이며, 본딩층 평탄화를 위한 중요한 핵심 기술이라 하겠다. 특히 Logic 소자 응용에서는 ultra low-k 유전체와 호환성이 좋은 Ti barrier를 선호하는데, Ti barrier는 전기화학적으로 Cu CMP 슬러리에 영향을 받는 경우가 많 다. 본 연구에서는 웨이퍼 레벨 Cu 본딩 기술을 위한 Ti/Cu 배선 구조의 Cu CMP 공정 기술을 연구하였다. 다마싱(damascene) 공정으로 Cu CMP 웨이퍼 시편을 제작하였고, 두 종류의 슬러리를 비교 분석 하였다. Cu 연마율(removal rate)과 슬러리에 대한 SiO₂와 Ti barrier의 선택비(selectivity)를 측정하였으며, 라인 폭과 금속 패턴 밀도에 대한 Cu dishing과 oxide erosion을 평가하였다.
영문 초록
The wafer level stacking with Cu-to-Cu bonding becomes an important technology for high density DRAM stacking, high performance logic stacking, or heterogeneous chip stacking. Cu CMP becomes one of key processes to be developed for optimized Cu bonding process. For the ultra low-k dielectrics used in the advanced logic applications, Ti barrier has been preferred due to its good compatibility with porous ultra low-K dielectrics. But since Ti is lectrochemically reactive to Cu CMP slurries, it leads to a new challenge to Cu CMP. In this study Ti barrier/Cu interconnection structure has been investigated for the wafer level 3D integration. Cu CMP wafers have been fabricated by a damascene process and two types of slurry were compared. The slurry selectivity to SiO₂ and Ti and removal rate were measured. The effect of metal line width and metal density were evaluated.
목차
1. 서론
2. 실험 방법
3. 실험결과 및 고찰
4. 결론
감사의 글
참고문헌
해당간행물 수록 논문
- 칩내장형 PCB 공정을 위한 칩 표면처리 공정에 관한 연구
- Adhesion Reliability Enhancement of Silicon/Epoxy/Polyimide Interfaces for Flexible Electronics
- PCB 및 패키징 공정에서의 도금 시뮬레이션 기술 적용
- 전기적 프로그램이 가능한 퓨즈 - 응용, 프로그램 및 신뢰성
- 플렉서블 기반 미세 무연솔더 범프를 이용한 칩 접합 공정 기술
- 전력전달 및 분배 향상을 위한 Interconnect 공정 기술
- FCCSP용 기판의 warpage에 미치는 설계인자와 두께편차 영향에 대한 수치적 해석
- IMC의 영향에 따른 Flip-Chip Bump Layer의 열변형 해석
- Post Resonator 방법에 의한 마이크로파 유전율 측정에서의 오차 분석
- Sn3.5Ag와 Sn0.7Cu 무연솔더에 대한 고온 진동 신뢰성 연구
- 웨이퍼 레벨 3D Integration을 위한 Ti/Cu CMP 공정 연구
- SnBi 저온솔더의 플립칩 본딩을 이용한 스마트 의류용 칩 접속공정
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!