학술논문
PCB 및 패키징 공정에서의 도금 시뮬레이션 기술 적용
이용수 2
- 영문명
- Application of Plating Simulation for PCB and Pakaging Process
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제19권 제3호, 1~7쪽, 전체 7쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2012.09.30
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
영문 초록
Electroplating technology is widely used in semiconductor microelectronic industry. With the development of semiconductor integrated circuit to high density and light-small scale, Extremely high quality and plated uniformity of the deposited metals are needed. Simulation technique can help to obtain better plating results. Although a few plating simulation softwares have been commercialized, plating simulation is not widely prevalent in Korea. In this paper, principle of electroplating and mathematical modeling of plating simulation are discussed. Also introduced are some cases enhancing plating thickness uniformity on leadframe, PCB and wafer by using plating simulation.
목차
1. 서론
2. 전기도금과 도금두께분포
3. 도금 시뮬레이션 이론
4. 도금 시뮬레이션 적용 사례
5. 도금 시뮬레이션 기술의 한계 및 발전방안
6. 맺음말
감사의 글
참고문헌
해당간행물 수록 논문
- 칩내장형 PCB 공정을 위한 칩 표면처리 공정에 관한 연구
- Adhesion Reliability Enhancement of Silicon/Epoxy/Polyimide Interfaces for Flexible Electronics
- PCB 및 패키징 공정에서의 도금 시뮬레이션 기술 적용
- 전기적 프로그램이 가능한 퓨즈 - 응용, 프로그램 및 신뢰성
- 플렉서블 기반 미세 무연솔더 범프를 이용한 칩 접합 공정 기술
- 전력전달 및 분배 향상을 위한 Interconnect 공정 기술
- FCCSP용 기판의 warpage에 미치는 설계인자와 두께편차 영향에 대한 수치적 해석
- IMC의 영향에 따른 Flip-Chip Bump Layer의 열변형 해석
- Post Resonator 방법에 의한 마이크로파 유전율 측정에서의 오차 분석
- Sn3.5Ag와 Sn0.7Cu 무연솔더에 대한 고온 진동 신뢰성 연구
- 웨이퍼 레벨 3D Integration을 위한 Ti/Cu CMP 공정 연구
- SnBi 저온솔더의 플립칩 본딩을 이용한 스마트 의류용 칩 접속공정
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!