Common Impedance와 Ground Line에 대한 회로레벨에 있어 Noise 대책에 관한 연구

• 영문명: A Study of the Noise Solution of Circuits Level on Common Impedance and Ground Line
• 발행기관: 한국산업기술융합학회(구. 산업기술교육훈련학회)
• 저자명: 이화동(H w a-D ong Lee)
• 간행물 정보: 『산업기술연구논문지』산업기술교육훈련논문지 제18권 3호, 1~5쪽, 전체 5쪽
• 주제분류: 공학 > 공학일반
• 파일형태: PDF
• 발행일자: 2013.09.30

영문 초록

This study is to propose a design method of Signal Line and a circuit design method of Signal processing circuit s growing stronger at Noise. On this study, The methods to reduce Common Inpedance and to separate Ground Patterns are proposed and Noise characteristics of the methods are analyzed. Furthermore, Useful method s of preventing noise by EMC/EMI on the Signal Line and on the PCB are presented and the countermeasures of preventing Noise has been achieved on the actual PCB and identify a usefulness of the countermeasures

목차

Ⅰ. 서 론

Ⅱ. 사례의 개요 및 Noise 분석

Ⅲ. 본 사례의 대책과 결과

Ⅳ. 결 론

키워드

Common Impedance 공통 임피이던스 PCB 프린트 기판 Noise 노이즈 EMC/EMI 전자장해/간섭

참고문헌