학술논문
블록 공중합체와 반응성 이온식각을 이용한 GaAs 기판상의 나노패터닝된 산화막 형성
이용수 2
- 영문명
- Fabrication of Nanopatterned Oxide Layer on GaAs Substrate by using Block Copolymer and Reactive Ion Etching
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제16권 제4호, 29~32쪽, 전체 4쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2009.12.31
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
기공의 밀도가 높은 다공성 실리콘 산화물 박막이 GaAs 기판 상에 형성이 되었다. 다공성 실리콘 산화막을 형성하기 위해서 자기조립 형태로 배열하는 블록공중합체를 사용하였다. GaAs 기판 상에 화학기상증착 (CVD) 을 이용하여 실리콘 산화막을 형성하였다. 폴리스티렌 (PS) 바탕에 벌집 형태로 배열된 폴리메틸메타아크릴레이트 (PMMA) 가 주기적으로 배열되어 있는 나노패턴 박막을 형성하였고 PMMA를 아세트 산으로 제거하여 PS만 남아있는 나노크기의 마스크를 형성하였다. 형성된 PS 나노패턴의 지름은 15 nm, 박막의 두께는 40 nm 였으며 이를 건식 식각용 마스크로 사용하여 화학반응성식각 (RIE) 을 진행하였고 PS의 나노패턴이 산화막 기판상에 전사되도록 하였다. 식각 시간을 조절하여 산화막에 형성된 기공이 GaAs 표면까지 연결되도록 하였고 이는 불산으로 산화막을 제거하여 확인하였다. 식각시간은 90초에서 110초였으며 산화막 상에 나노패터닝된 기공이 형성되는 식각 시간은 90초에서 100초 사이였다. 형성된 나노패터닝된 산화막 기공의 지름은 20~22 nm였고 식각 시간에 따라서 조절이 가능함을 확인할 수 있었다.
영문 초록
Dense and periodic arrays of nano-sized holes were patterned in oxide thin film on GaAs substrate. To obtain the nano-size patterns, self-assembling diblock copolymer was used to produce thin film of uniformly distributed parallel cylinders of polymethylmethacrylate (PMMA) in polystyrene (PS) matrix. The PMMA cylinders were removed with UV expose and acetic acid rinse to produce PS nanotemplate. By reactive ion etching, pattern of the PS template was transferred to under laid silicon oxide layer. Transferred patterns were reached to the GaAs substrate by controlling the dry etching time. We confirmed the achievement of etching through the removing oxide layer and observation of GaAs substrate surface. Optimized etching time was 90 to 100 sec. Pore sizes of the nanopattern in the silicon oxide layer were 20~22 nm.
목차
1. 서론
2. 실험 방법
3. 결과 및 고찰
4. 결론
참고문헌
해당간행물 수록 논문
- MEMS 패키지용 Hollow Cu 관통비아의 형성공정
- Maskless lithography 응용을 위한 마이크로렌즈 어레이 개발
- Staggered and Inverted Staggered Type Organic-Inorganic Hybrid TFTs with ZnO Channel Layer Deposited by Atomic Layer Deposition
- Ni 캡의 전기도금 및 SnBi 솔더 Debonding을 이용한 웨이퍼 레벨 MEMS Capping 공정
- Cu pillar 범프의 Cu-Sn-Cu 샌드위치 접속구조를 이용한 플립칩 공정
- 실리콘 웨이퍼에 2중 다이싱 공정의 도입이 반도체 디바이스의 T.C. 신뢰성에 미치는 영향
- 블록 공중합체와 반응성 이온식각을 이용한 GaAs 기판상의 나노패터닝된 산화막 형성
- Development of High-Quality LTCC Solenoid Inductor using Solder ball and Air Cavity for 3-D SiP
- 초박형 태양전지의 Porous Si Layer Transfer 기술 적용을 위한 전기화학적 실리콘 에칭
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!