학술논문
Cu pillar 범프의 Cu-Sn-Cu 샌드위치 접속구조를 이용한 플립칩 공정
이용수 13
- 영문명
- Flip Chip Process by Using the Cu-Sn-Cu Sandwich Joint Structure of the Cu Pillar Bumps
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제16권 제4호, 9~15쪽, 전체 7쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2009.12.31
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
Cu pillar 범프를 사용한 플립칩 기술은 솔더범프를 사용한 플립칩 공정에 비해 칩과 기판 사이의 거리를 감소시키지 않으면서 미세피치 접속이 가능하다는 장점이 있다. Cu pillar 범프를 사용한 플립칩 공정은 미세피치화와 더불어 기생 캐패시턴스를 억제하기 위해 칩과 기판 사이에 큰 거리가 요구되는 RF 패키지에서도 유용한 칩 접속공정이다. 본 연구에서는 Sn 캡을 형성한 Cu pillar 범프와 Sn 캡이 없는 Cu pillar 범프를 전기도금으로 형성한 후 플립칩 접속하여 Cu-Sn-Cu 샌드위치 접속구조를 형성하였다. Cu pillar 범프 상에 Sn 캡의 높이를 변화시키며 전기도금한 후, Sn 캡의 높이에 따른 Cu-Sn-Cu 샌드위치 접속구조의 접속저항과 칩 전단하중을 분석하였다. 직경 25 µm, 높이 20 µm인 Cu pillar범프들을 사용하여 형성한 Cu-Sn-Cu 샌드위치 접속구조에서 10~ 25 µm 범위의 Sn 캡 높이에 무관하게 칩과 기판 사이의 거리는 44 µm으로 유지되었으며, 접속부당 14 mΩ의 평균 접속저항을 나타내었다.
영문 초록
Compared to the flip-chip process using solder bumps, Cu pillar bump technology can accomplish much finer pitch without compromising stand-off height. Flip-chip process with Cu pillar bumps can also be utilized in radiofrequency packages where large gap between a chip and a substrate as well as fine pitch interconnection is required. In this study, Cu pillars with and without Sn caps were electrodeposited and flip-chip-bonded together to form the Cu-SnCu sandwiched joints. Contact resistances and die shear forces of the Cu-Sn-Cu sandwiched joints were evaluated with variation of the height of the Sn cap electrodeposited on the Cu pillar bump. The Cu-Sn-Cu sandwiched joints, formed with Cu pillar bumps of 25-µm diameter and 20-µm height, exhibited the gap distance of 44 µm between the chip and the substrate and the average contact resistance of 14 mΩ/bump without depending on the Sn cap height between 10 to 25 µm.
목차
1. 서론
2. 실험 방법
3. 결과 및 고찰
4. 결론
감사의 글
참고문헌
해당간행물 수록 논문
- MEMS 패키지용 Hollow Cu 관통비아의 형성공정
- Maskless lithography 응용을 위한 마이크로렌즈 어레이 개발
- Staggered and Inverted Staggered Type Organic-Inorganic Hybrid TFTs with ZnO Channel Layer Deposited by Atomic Layer Deposition
- Ni 캡의 전기도금 및 SnBi 솔더 Debonding을 이용한 웨이퍼 레벨 MEMS Capping 공정
- Cu pillar 범프의 Cu-Sn-Cu 샌드위치 접속구조를 이용한 플립칩 공정
- 실리콘 웨이퍼에 2중 다이싱 공정의 도입이 반도체 디바이스의 T.C. 신뢰성에 미치는 영향
- 블록 공중합체와 반응성 이온식각을 이용한 GaAs 기판상의 나노패터닝된 산화막 형성
- Development of High-Quality LTCC Solenoid Inductor using Solder ball and Air Cavity for 3-D SiP
- 초박형 태양전지의 Porous Si Layer Transfer 기술 적용을 위한 전기화학적 실리콘 에칭
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!