학술논문
실리콘 웨이퍼에 2중 다이싱 공정의 도입이 반도체 디바이스의 T.C. 신뢰성에 미치는 영향
이용수 2
- 영문명
- Effect of Dual-Dicing Process Adopted for Silicon Wafer Separation on Thermal-Cycling Reliability of Semiconductor Devices
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제16권 제4호, 1~4쪽, 전체 4쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2009.12.31
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
본 연구에서는 실리콘 웨이퍼에 2중 다이싱 공정의 적용이 리드-온-칩 패키지로 조립되는 반도체 디바이스의 T.C. (-65℃에서 150℃까지의 온도변화에 지배되는 신뢰성 실험) 신뢰성에 어떠한 영향을 미치는 지를 보여준다. 기존 싱 글 다이싱 공정은 웨이퍼에서 분리된 디바이스의 테두리 부위가 다이싱으로 인해 기계적으로 손상되는 결과를 보였으나, 2중 다이싱 공정은 분리된 디바이스의 테두리 부위가 거의 손상되지 않고 보존되는 것을 확인할 수 있었다. 이는 2중 다이싱의 경우 다이싱 동안 웨이퍼의 전면에 도입된 노치부위가 선택적으로 파손되면서 분리된 디바이스의 테두리 부위를 보호하기 때문으로 해석된다. 온도변화 실험을 통해 2중 다이싱 공정의 도입이 단일 다이싱 공정에 비해 T.C. 신뢰성에서도 대단히 좋은 결과를 보인다는 것을 확인할 수 있었다.
영문 초록
This work shows how the adoption of a dual-dicing process for silicon wafer separation affects the thermalcycling reliability (i.e. -65℃ to 150℃) of the semiconductor devices utilizing lead-on-chip (LOC) die attach technique. In-situ examinations show that conventional single-dicing process directly attacks the edge region of diced devices but dual-dicing process effectively protects the edge region of diced devices from dicing-induced mechanical damage. Probably, this is because the preferential and sacrificial fracture of notched regions induced on the active surface of wafers saves the edge regions. It was also investigated through thermal-cycling tests that the number of thermal-cycling induced failures is much lower at the dual-dicing process than the single-dicing process.
목차
1. 서론
2. 실험 방법
3. 실험결과 및 고찰
요약
후기
참고문헌
해당간행물 수록 논문
- MEMS 패키지용 Hollow Cu 관통비아의 형성공정
- Maskless lithography 응용을 위한 마이크로렌즈 어레이 개발
- Staggered and Inverted Staggered Type Organic-Inorganic Hybrid TFTs with ZnO Channel Layer Deposited by Atomic Layer Deposition
- Ni 캡의 전기도금 및 SnBi 솔더 Debonding을 이용한 웨이퍼 레벨 MEMS Capping 공정
- Cu pillar 범프의 Cu-Sn-Cu 샌드위치 접속구조를 이용한 플립칩 공정
- 실리콘 웨이퍼에 2중 다이싱 공정의 도입이 반도체 디바이스의 T.C. 신뢰성에 미치는 영향
- 블록 공중합체와 반응성 이온식각을 이용한 GaAs 기판상의 나노패터닝된 산화막 형성
- Development of High-Quality LTCC Solenoid Inductor using Solder ball and Air Cavity for 3-D SiP
- 초박형 태양전지의 Porous Si Layer Transfer 기술 적용을 위한 전기화학적 실리콘 에칭
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!