학술논문
Staggered and Inverted Staggered Type Organic-Inorganic Hybrid TFTs with ZnO Channel Layer Deposited by Atomic Layer Deposition
이용수 0
- 영문명
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제16권 제4호, 17~22쪽, 전체 6쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2009.12.31
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
영문 초록
Two different organic-inorganic hybrid thin film transistors (OITFTs) with the structures of glass/ITO/ZnO/PMMA/Al (staggered structure) and glass/ITO/PMMA/ZnO/Al (inverted staggered structure), were fabricated and their electrical and structural properties were compared. The ZnO thin films used as active channel layers were deposited by the atomic layer deposition (ALD) method at a temperature of 100℃. To investigate the effect of the substrates on their properties, the ZnO films were deposited on bare glass, PMMA/glass and ITO/glass substrates and their crystal properties and surface morphologies were analyzed. The structural properties of the ZnO films varied with the substrate conditions. The ZnO film deposited on the ITO/glass substrate showed better crystallinity and morphologies, such as a higher preferred c-axis orientation, lower FWHM value and larger particle size compared with the one deposited on the PMMA/glass substrate. The field effect mobility (µ), threshold voltage (VT) and Ion/off switching ratio for the OITFT with the staggered structure were about 0.61 cm²/V·s, 5.5 V and 102, whereas those of the OITFT with the inverted staggered structure were found to be 0.31 cm²/V·s, 6.8 V and 10, respectively. The improved electrical properties for the staggered OITFTs may originate from the improved crystal properties and larger particle size of the ZnO active layer.
목차
1. Introduction
2. Experiments
3. Results and Discussions
4. Conclusions
Acknowledgement
References
키워드
해당간행물 수록 논문
- MEMS 패키지용 Hollow Cu 관통비아의 형성공정
- Maskless lithography 응용을 위한 마이크로렌즈 어레이 개발
- Staggered and Inverted Staggered Type Organic-Inorganic Hybrid TFTs with ZnO Channel Layer Deposited by Atomic Layer Deposition
- Ni 캡의 전기도금 및 SnBi 솔더 Debonding을 이용한 웨이퍼 레벨 MEMS Capping 공정
- Cu pillar 범프의 Cu-Sn-Cu 샌드위치 접속구조를 이용한 플립칩 공정
- 실리콘 웨이퍼에 2중 다이싱 공정의 도입이 반도체 디바이스의 T.C. 신뢰성에 미치는 영향
- 블록 공중합체와 반응성 이온식각을 이용한 GaAs 기판상의 나노패터닝된 산화막 형성
- Development of High-Quality LTCC Solenoid Inductor using Solder ball and Air Cavity for 3-D SiP
- 초박형 태양전지의 Porous Si Layer Transfer 기술 적용을 위한 전기화학적 실리콘 에칭
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!