학술논문
TSV 인터포저 기술을 이용한 3D 패키지의 방열 해석
이용수 29
- 영문명
- Thermal Analysis of 3D package using TSV Interposer
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제21권 제2호, 43~51쪽, 전체 9쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2014.06.30
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
3차원 적층 패키지(3D integrated package) 에서 초소형 패키지 내에 적층되어 있는 칩들의 발열로 인한 열 신뢰성 문제는 3차원 적층 패키지의 핵심 이슈가 되고 있다. 본 연구에서는 TSV(through-silicon-via) 기술을 이용한 3차원 적층 패키지의 열 특성을 분석하기 위하여 수치해석을 이용한 방열 해석을 수행하였다. 특히 모바일 기기에 적용하기 위한 3D TSV 패키지의 열 특성에 대해서 연구하였다. 본 연구에서 사용된 3차원 패키지는 최대 8 개의 메모리 칩과 한 개의 로직 칩으로 적층되어 있으며, 구리 TSV 비아가 내장된 인터포저(interposer)를 사용하여 기판과 연결되어 있다. 실리콘 및 유리 소재의 인터포저의 열 특성을 각각 비교 분석하였다. 또한 본 연구에서는 TSV 인터포저를 사용한 3D 패키지에 대해서 메모리 칩과 로직 칩을 사용하여 적층한 경우에 대해서 방열 특성을 수치 해석적으로 연구하였다. 적층된 칩의 개수, 인터포저의 크기 및 TSV의 크기가 방열에 미치는 영향에 대해서도 분석하였다. 이러한 결과를 바탕으로 메모리 칩과 로직 칩의 위치 및 배열 형태에 따른 방열의 효과를 분석하였으며, 열을 최소화하기 위한 메모리 칩과 로직 칩의 최적의 적층 방법을 제시하였다. 궁극적으로 3D TSV 패키지 기술을 모바일 기기에 적용하였을 때의 열 특성 및 이슈를 분석하였다. 본 연구 결과는 방열을 고려한 3D TSV 패키지의 최적 설계에 활용될 것으로 판단되며, 이를 통하여 패키지의 방열 설계 가이드라인을 제시하고자 하였다.
영문 초록
In 3-dimensional (3D) integrated package, thermal management is one of the critical issues due to the high heat flux generated by stacked multi-functional chips in miniature packages. In this study, we used numerical simulation method to analyze the thermal behaviors, and investigated the thermal issues of 3D package using TSV (through-silicon-via) technology for mobile application. The 3D integrated package consists of up to 8 TSV memory chips and one logic chip with a interposer which has regularly embedded TSVs. Thermal performances and characteristics of glass and silicon interposers were compared. Thermal characteristics of logic and memory chips are also investigated. The effects of numbers of the stacked chip, size of the interposer and TSV via on the thermal behavior of 3D package were investigated. Numerical analysis of the junction temperature, thermal resistance, and heat flux for 3D TSV package was performed under normal operating and high performance operation conditions, respectively. Based on the simulation results, we proposed an effective integration scheme of the memory and logic chips to minimize the temperature rise of the package. The results will be useful of design optimization and provide a thermal design guideline for reliable and high performance 3D TSV package.
목차
1. 서론
2. 해석 모델 및 조건
3. 해석 결과 및 고찰
4. 결론
감사의 글
References
해당간행물 수록 논문
- 3차원 패키징용 TSV의 열응력에 대한 열적 전기적 특성
- Magnetic soft mold를 이용한 나노 와이어 그리드 편광 필름 연구
- 공정 단계에 따른 박형 Package-on-Package 상부 패키지의 Warpage 특성 분석
- ABL 범프를 이용한 마이크로 플립 칩 공정 연구
- Sn-Ag-Cu-In 4원계 무연솔더 조인트의 고속 전단 특성
- High-Yield Etching-Free Transfer of Graphene: A Fracture Mechanics Approach
- TSV 인터포저 기술을 이용한 3D 패키지의 방열 해석
- 글리콜 용매 기반 저온 치환 은도금법으로 형성시킨 동박막 상 극박 두께 Ag 도금층
- 유연전자소자를 위한 차세대 유연 투명전극의 개발 동향
- 파워디바이스 패키징의 열제어 기술과 연구 동
- Thickness-dependent Electrical, Structural, and Optical Properties of ALD-grown ZnO Films
- Laser Drilling of High-Density Through Glass Vias (TGVs) for 2.5D and 3D Packaging
- SiC based Technology for High Power Electronics and Packaging Applications
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!