학술논문
PoP용 패시브 소자 임베디드 기판의 warpage 감소를 위한 파라메타 설계에 관한 연구
이용수 7
- 영문명
- A Study on the Parameters of Design for Warpage reduction of Passive components Embedded Substrate for PoP
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제22권 제1호, 75~81쪽, 전체 7쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2015.03.31
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
본 논문에서는 2개의 패시브 소자가 임베디드된 PoP(Package on Package)용 양면 기판의 휨을 감소시키기 위해 유한요소법을 이용한 수치해석과 파라메타 설계를 위한 다구찌법이 사용되었다. 양면 회로층 두께와 솔더 레지스트 두께가 4인자 3수준으로 설계되어 파라메타 영향도가 분석되었다. 또한, 유닛 영역의 솔더 레지스트가 제거하거나 도포된 모델의 휨을 해석하여 솔더 레지스트의 영향도를 분석하였다. 마지막으로 실험을 통해 수치해석과 다구찌법에 의한 파라메타 설계의 효과를 입증하였다. 연구결과에 의하면 휨에 미치는 영향은 볼 사이드에 있는 회로층이 지배적으로 크고 칩 사이드의 회로층이 두 번째로 크며 솔더 레지스트의 영향이 가장 작았다. 또한, 칩 사이드 유닛영역의 솔더 레지스트는 도포 유무에 따른 영향도가 매우 작았다. 한편 기판의 휨은 볼 사이드 회로층의 두께가 얇을수록, 칩 사이드 회로층의 두께와 솔더 레지스트의 두께는 두꺼울수록 감소하였다.
영문 초록
In this paper, numerical analysis by finite element method and parameter design by the Taguchi method were used to reduce warpage of a two passive components embedded double side substrate for PoP(Package on Package). The effect of thickness of circuit layers (L1, L2) and thickness of solder resist (SR_top, SR_BTM) were analyzed with 4 variations and 3 levels(minimum, average and maximum thickness) to find optimized thickness conditions. Also, paste effect of solder resist on unit area of top surface was analyzed. Finally, experiments was carried out to prove numerical analysis and the Taguchi method. Based on the numerical and experimental results, it was known that circuit layer in ball side of substrate was the most severe determining deviation for reducing warpage. Buried circuit layer in chip side, solder resist and were insignificant effects on warpage relatively. However, warpage decreased as circuit layer in ball side thickness increased but effect of solder resist and circuit layer in chip side thickness were conversely.
목차
1. 서론
2. 수치해석
3. 결과 및 토의
4. 결론
감사의 글
References
해당간행물 수록 논문
- Highly Reliable Solder ACFs FOB (Flex-on-Board) Interconnection Using Ultrasonic Bonding
- Mo-Ti 합금 접착층을 통한 유연 기판 위 구리 배선의 기계적 신뢰성 향상 연구
- 인장변형에 따른 그래핀복합 카본블랙전극의 저항변화연구
- 유연·신축성 전자 소자 개발을 위한 은 나노와이어 기반 투명전극 기술
- Development of Copper Electro-Plating Technology on a Screen-Printed Conductive Pattern with Copper Paste
- 나노 금속 격자형 편광필름 제작에서 증착 두께에 따른 광 특성 연구
- 에폭시 경화형 무세정 SAC305 솔더 페이스트의 리플로우 공정성과 보드레벨 BGA 솔더 접합부 특성
- PoP용 패시브 소자 임베디드 기판의 warpage 감소를 위한 파라메타 설계에 관한 연구
- Effect of Localized Recrystallization Distribution on Edgebond and Underfilm Applied Wafer-level Chip-scale Package Thermal Cycling Performance
- 고온고습 전압인가(Biased HAST) 시험에서 인쇄회로기판의 이온 마이그레이션 불량 메커니즘
- 광 PCB의 광 회로층 제작 및 패키징 기술
- OSP 표면처리된 PCB 볼 패드용 CIELAB 색좌표 기반 검사 시스템
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!