CMOS 아날로그 전류모드 곱셈기의 선형성과 동적범위 향상을 위한 회로설계 기법에 관한 연구

• 영문명: A Study on Circuit Design Method for Linearity and Range Improvement of CMOS Analog Current-Mode Multiplier
• 발행기관: 한국전자통신학회
• 저자명: Daniel Juhun Lee 김형민(Hyung-Min Kim) 박소연(So-Youn Park) 노태민(Tae-Min Nho) 김성권(Seong-Kweon Kim)
• 간행물 정보: 『한국전자통신학회 논문지』제15권 제3호, 479~486쪽, 전체 8쪽
• 주제분류: 공학 > 전자/정보통신공학
• 파일형태: PDF
• 발행일자: 2020.06.30

국문 초록

이 논문에서는 아날로그 전류모드 인공지능 프로세서에서 핵심 디바이스 중에 하나인 아날로그 전류 모드곱셈기 회로의 선형성과 동적범위 향상을 위한 설계 기법을 소개한다. 제안하는 회로는 4 quadrant Translinear loop를 NMOS 트랜지스터만으로 구성하여, 트랜지스터의 물리적 Mismatch를 최소화하는 설계로 0.35𝜇𝑚 CMOS 공정에서 117𝜇𝑚 x 109𝜇𝑚로 구현가능하였으며, 최대 전고조파왜율 0.3% 의 선형성을 확보할 수 있었다. 제안한 아날로그 전류모드 곱셈기는 전류모드 인공지능 프로세서의 핵심 회로로 유용할 것으로 기대된다.

영문 초록

In this paper, we present a design method for improving the linearity and dynamic range of the analog current mode multiplier circuit, which is one of the key devices in an analog current mode AI processor. The proposed circuit consists of 4 quadrant translinear loops made up of NMOS transistors only, which minimizes physical mismatches of the transistors. The proposed circuit can be implemented at 117𝜇𝑚 x 109𝜇𝑚 in 0.35𝜇𝑚 CMOS process and has a total harmonic distortion of 0.3%. The proposed analog current mode multiplier is expected to be useful as the core circuit of a current mode AI processor.

목차

Ⅰ. INTRODUCTION

Ⅱ. Dual Translinear Loop

Ⅲ. Proposed Circuit

Ⅳ. Experimental Simulation Result

Ⅴ. Conclusion

References

키워드

CMOS 아날로그 멀티플라이어 4 쿼드런트 제곱 회로 전류모드 트랜스리니어 루프 CMOS Analog Multiplier Four Quadrant Squarer Circuit Current-Mode Translinear Loop