Support MOS Capacitor를 이용한 Current Transfer 구조의 전류 메모리 회로

• 영문명: Current Transfer Structure based Current Memory using Support MOS Capacitor
• 발행기관: 한국전자통신학회
• 저자명: 김형민(Hyung-Min Kim) 박소연(So-Youn Park) 이대니얼주헌(Daniel-Juhun Lee) 김성권(Seong-Kweon Kim)
• 간행물 정보: 『한국전자통신학회 논문지』제15권 제3호, 487~493쪽, 전체 7쪽
• 주제분류: 공학 > 전자/정보통신공학
• 파일형태: PDF
• 발행일자: 2020.06.30

국문 초록

본 논문에서는 정적소비전력을 줄이며, 전류 모드 신호처리의 장점을 최대로 올릴 수 있는 전류 메모리 회로 설계를 제안한다. 제안하는 전류 메모리 회로는 기존의 전류 메모리 회로가 갖는 Clock-Feedthrough와 Charge-Injection 등으로 인해 데이터 저장 시간이 길어지면서 전류 전달 오차가 심해지는 문제를 최소화하며, 저전력 동작이 가능한 Current Transfer 구조에 밀러 효과(Miller effect)를 극대화하는 Support MOS Capacitor를 삽입하는 설계로, 저장 시간에 따르는 개선된 전류 전달 오차를 보였다. 매그나칩/SK하이닉스 0.35𝜇𝑚 공정으로 칩 제작을 통한 실험 결과, 저장 시간에 따르는 전류 전달 오차가 5% 이하로 개선되는 것을 검증하였다.

영문 초록

In this paper, we propose a current memory circuit design that reduces static power consumption and maximizes the advantages of current mode signal processing. The proposed current memory circuit minimizes the problem in which the current transfer error increases as the data transfer time increases due to clock-feedthrough and charge-injection of the existing current memory circuit. The proposed circuit is designed to insert a support MOS capacitor that maximizes the Miller effect in the current transfer structure capable of low-power operation. As a result, it shows the improved current transfer error according to the memory time. From the experimental results of the chip, manufactured with MagnaChip / SK Hynix 0.35 process, it was verified that the current transfer error, according to the memory time, reduced to 5% or less.

목차

Ⅰ. 서 론

Ⅱ. Current Transfer Memory Cell

Ⅲ. Support MOS Capacitor을 사용한 전류 메모리

Ⅳ. Chip 제작을 통한 성능 검증

Ⅴ. 결론

References

키워드

전류 메모리 전류 모드 신호 처리 회로 전류 전달 Support MOS 캐패시터 Current Memory Current Mode Signal Processing Circuit Current Transfer Support MOS Capacitor