효율적인 부분 곱 감소를 이용한 고집적ㆍ저전력ㆍ고속 근사 곱셈기

• 영문명: Approximate Multiplier with High Density, Low Power and High Speed using Efficient Partial Product Reduction
• 발행기관: 한국전자통신학회
• 저자명: 서호성(Ho-Sung Seo) 김대익(Dae-Ik Kim)
• 간행물 정보: 『한국전자통신학회 논문지』제17권 제4호, 671~678쪽, 전체 8쪽
• 주제분류: 공학 > 전자/정보통신공학
• 파일형태: PDF
• 발행일자: 2022.08.30

국문 초록

근사 컴퓨팅은 정확한 결과 대신에 허용 가능한 정도의 부정확한 결과를 도출하는 연산 기법이다. 근사 곱셈은 고성능, 저전력 컴퓨팅을 위한 근사 컴퓨팅 방식 중 하나이다. 본 논문에서는 근사 4-2 compressor와 향상된 전가산기를 사용하여 고집적·저전력·고속 근사 곱셈기를 제안하였다. 근사 4-2 compressor를 사용한 근사 곱셈기는 정확, 근사, 상수 수정 영역의 3개 영역으로 구성되어 있으며, 효율적인 부분 곱 감소 방식을 적용하여 각 영역의 크기를 조절하면서 성능을 비교하였다. 제안한 근사 곱셈기는 Verilog HDL로 설계하였고, 25nm CMOS 공정에서 Synopsys Design Compiler(DC)를 이용하여 면적, 전력, 지연시간을 분석하였으며, 기존의 근사 곱셈기에 비해 면적을 10.47%, 전력을 26.11%, 지연시간을 13% 줄였다.

영문 초록

Approximate computing is an computational technique that is acceptable degree of inaccurate results of accurate results. Approximate multiplication is one of the approximate computing methods for high-performance and low-power computing. In this paper, we propose a high-density, low-power, and high-speed approximate multiplier using approximate 4-2 compressor and improved full adder. The approximate multiplier with approximate 4-2 compressor consists of three regions of the exact, approximate and constant correction regions, and we compared them by adjusting the size of region by applying an efficient partial product reduction. The proposed approximate multiplier was designed with Verilog HDL and was analyzed for area, power and delay time using Synopsys Design Compiler (DC) on a 25nm CMOS process. As a result of the experiment, the proposed multiplier reduced area by 10.47%, power by 26.11%, and delay time by 13% compared to the conventional approximate multiplier.

목차

Ⅰ. 서 론

Ⅱ. 근사 곱셈기

Ⅲ. 제안된 효율적인 부분 곱 감소 구조

Ⅳ. 실험 결과 및 분석

Ⅴ. 결 론

References

키워드

근사 곱셈기 고집적 고속 저전력 부분 곱 감소 Approximate Multiplier High Density High Speed Low Power Partial Product Reduction