전단하중하의 반도체 칩 접착계면의 특이응력 해석

• 영문명: Analysis of Singular Stresses at the Bonding Interface of Semiconductor Chip Subjected to Shear Loading
• 발행기관: 한국마이크로전자및패키징학회
• 간행물 정보: 『마이크로전자 및 패키징학회지』제7권 제4호, 31~35쪽, 전체 5쪽
• 주제분류: 공학 > 산업공학
• 파일형태: PDF
• 발행일자: 2000.12.31

국문 초록

반도체 칩과 리드프레임을 접착하고 있는 얇은 접착제층에 전단하중이 가해질 때 발생하는 응력상태를 조사하고 있다. 계면 응력상태를 해석하기 위해서 경계요소법이 사용되고 있다. 선형 탄성이론을 적용하여 해석하면, 강체와 접착제의 계면이 자유 경 계면과 만나는 부분에서 γ^{λ-1}(0<1<1) 형태의 응력 특이성이 존재한다. 이러한 특이성으로 인해, 모서리 균열이나 계면 박리가 발생할 수 있다.

영문 초록

The stress state developed in a thin adhesive layer bonded between the semiconductor chip and the leadframe and subjected to a shear loading is investigated. The boundary element method (BEM) is employed to investigate the behavior of interface stresses. Within the context of a linear elastic theory, a stress singularity of type γ^{λ-1}(0<1<1) exists at the point where the interface between one of the rigid adherends and the adhesive layer intersects the free surface. Such singularity might lead to edge crack or delamination.

목차

1. 서론

2. 잔류응력 해석

3. 특이 차수와 응력특이계수

4. 전단하중하의 접착계면에서의 응력분포

5. 결론

참고문헌