학술논문
굽힘응력을 받는 유연전자소자에서 중립축 위치의 제어
이용수 2
- 영문명
- Control of Position of Neutral Line in Flexible Microelectronic System Under Bending Stress
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제23권 제2호, 79~84쪽, 전체 6쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2016.06.30
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
유연전자소자가 외부힘에 의해 변형될 경우 반도체 다이가 기계적 응력 때문에 변형되거나 파괴되고 이러한 변형이나 파괴는 channel의 전자이동도를 변화시키거나 배선의 저항을 증가시켜 집적회로의 동작 오류를 발생시킨다. 따라서 반도체 집적회로는 굽힘 변형이 발생해도 기계적 응력이 발생하지 않는 중립축에 위치하는 것이 바람직하다. 본 연구에서는 굽힘변형을 하는 flip-chip 접합공정이 적용된 face-down flexible packaging system에서 중립축의 위치와 파괴 모드를 조사하였고 반도체 집적회로와 집중응력이 발생한 곳의 응력을 감소시킬 수 있는 방법을 제시하였다. 이를 위해, 설계인자로 유연기판의 두께 및 소재, 반도체 다이의 두께를 고려하였고 설계인자가 중립축의 위치에 미치는 영향을 조사한 결과 유연기판의 두께가 중립축의 위치를 조절하는데 유용한 설계인자임을 알 수 있었다. 3차원 모델을 이용한 유한요소해석 결과 반도체 다이와 유연기판 사이의 Cu bump 접합부에서 항복응력보다 높은 응력이 인가될 수 있음을 확인하였다. 마지막으로 flexible face-down packaging system에서 반도체 다이와 Cu bump 의 응력을 감소시킬 수 있는 설계 방법을 제안하였다.
영문 초록
A flexible electronic device deformed by external force causes the failure of a semiconductor die. Even without failure, the repeated elastic deformation changes carrier mobility in the channel and increases resistivity in the interconnection, which causes malfunction of the integrated circuits. Therefore it is desirable that a semiconductor die be placed on a neutral line where the mechanical stress is zero. In the present study, we investigated the effects of design factors on the position of neutral line by finite element analysis (FEA), and expected the possible failure behavior in a flexible face-down packaging system assuming flip-chip bonding of a silicon die. The thickness and material of the flexible substrate and the thickness of a silicon die were considered as design factors. The thickness of a flexible substrate was the most important factor for controlling the position of the neutral line. A three-dimensional FEA result showed that the von Mises stress higher than yield stress would be applied to copper bumps between a silicon die and a flexible substrate. Finally, we suggested a designing strategy for reducing the stress of a silicon die and copper bumps of a flexible face-down packaging system.
목차
1. 서론
2. 유한요소해석을 위한 경계조건
3. 결과 및 토의
4. 결론
감사의 글
References
해당간행물 수록 논문
- ALD로 저온에서 증착된 TiO2 박막의 막질에 대한 연구
- Electrospun Magnetic Nanofiber as Multifunctional Flexible EMI-Shielding Layer and its Optimization on the Effectiveness
- 후속열처리 및 고온고습 조건에 따른 Cu 배선 확산 방지층 적용을 위한 ALD RuAlO 박막의 계면접착에너지에 관한 연구
- Fe-Si 전기강판 폐스크랩을 이용한 연자성 분말 및 테이프 제조기술
- 사물인터넷 시대의 생체인식 스마트 센서 기술과 연구 동향
- 굽힘응력을 받는 유연전자소자에서 중립축 위치의 제어
- 나노 입자 적층 시스템(NPDS)을 이용한 염료 감응 태양전지 - 전기 변색 통합 소자 및 에너지 하베스팅 시스템에 대한 연구
- 무전해 도금에 의한 은코팅 구리 플레이크의 제조에서 전처리 공정 및 환원제 양의 영향
- 슈퍼컴퓨터에 사용되는 저전력 프로세서 패키지의 신뢰성 평가
- 그래핀을 이용한 전자패키징 기술 연구 동향
- 반사방지 나노구조의 성형성과 광학적 특성에 대한 이형 온도의 영향
- 대역통과필터의 기울임에 따른 형광 이미징 시스템 특성 분석 연구
- 금속 범프와 마이크로 채널 액체 냉각 구조를 이용한 소자의 열 관리 연구
- 유연/신축성 전자패키징 용 폴리머 재료의 기계적 물성 측정 기술 리뷰
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!