학술논문
PoP용 Substrate의 Warpage 감소를 위해 유한요소법을 이용한 설계 파라메타 연구
이용수 6
- 영문명
- Study on Design Parameters of Substrate for PoP to Reduce Warpage Using Finite Element Method
- 발행기관
- 한국마이크로전자및패키징학회
- 저자명
- 간행물 정보
- 『마이크로전자 및 패키징학회지』제27권 제3호, 61~67쪽, 전체 7쪽
- 주제분류
- 공학 > 산업공학
- 파일형태
- 발행일자
- 2020.09.30
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
본 논문에서는 FEM(유한요소) 기법을 사용하여 칩이 실장되는 않은 substrate와 칩이 실장된 substrate의 warpage를 해석하여 칩의 실장이 warpage에 미치는 영향을 비교·분석하였다. 또한, warpage를 감소시키기 위한 substrate의 층별 두께의 영향도 분석과 층별 두께 조건을 다구찌법에 의한 신호 대 잡음 비로 분석하였다. 해석 결과에 의하면 칩이 실장되면 substrate의 warpage는 패턴의 방향이 변할 수 있고, 칩이 실장되면서 패키지의 강성도(stiffness)가 증가하고, 패키지 상·하의 열팽창계수의 차이가 작아지면서 warpage는 감소하였다. 또한, 칩이 실장되지 않은 substrate를 대상으로 설계 파라메타의 영향도 분석 결과에 의하면 warpage를 감소시키기 위해서는 회로층 중에서 내층인 Cu1과 Cu4를 중점 관리하고, 다음으로 바닥면의 solder resist 층의 두께와 Cu1과 Cu2 사이의 프리프레그 층의 두께를 관리해야 한다.
영문 초록
In this paper, we calculated the warpage of bare substrates and chip attached substrates by using FEM (Finite Element Method), and compared and analyzed the effect of the chips' attachment on warpage. Also, the effects of layer thickness of substrates for reducing warpage were analyzed and the conditions of layer thickness were analyzed by signal-to-noise ratio of Taguchi method. According to the analysis results, the direction of warpage pattern in substrates can change when chips are attached. Also, the warpage decreases as the difference in the CTE (coefficient of thermal expansion) between the top and bottom of the package decreases and the stiffness of the package increases after chips are loaded. In addition, according to the impact analysis of design parameters on substrates where chips are not attached, in order to reduce warpage, the inner layers of the circuit layer Cu1 and Cu4 has be controlled first, and then concentrated on the thickness of the solder resist on the bottom side and the thickness of the prepreg layer between Cu1 and Cu2.
목차
I. 서론
II. 수치해석
III. 결과 및 고찰
IV. 결론
감사의 글
References
해당간행물 수록 논문
- 무전해 니켈 도금액 pH 변화에 따른 ENIG/Sn-Ag-Cu솔더 접합부의 취성파괴 특성
- 구리 질화막을 이용한 구리 접합 구조의 접합강도 연구
- 레이저 마이크로 솔더링과 솔더링 인자
- 나노압입시험에서의 접촉형상 보정을 통한 유연소자 박막의 탄성특성 평가
- 신축 가능한 에폭시 베이스 전도성 접착제 개발
- 용액공정 기반 SnO2와 TiO2를 이중 전자수송층으로 적용한 양자점 전계 발광소자의 특성비교 연구
- 광경화 점착 테이프를 이용한 은 나노와이어 기반 투명전극 패터닝 공법
- 수상/해상 태양광발전 시스템의 패키징 기술개발 동향
- PoP용 Substrate의 Warpage 감소를 위해 유한요소법을 이용한 설계 파라메타 연구
- 단면 연마된 실리콘 웨이퍼의 열에 의한 휨 거동
- 플렉서블 디스플레이용 박막 소재 물성 평가
- SMT 공정 Nonwet 불량 인자에 대한 연구
- 나노박막 전사 방법 및 계면 파괴 역학
- 미세 Cu 배선 적용을 위한 SiNx/Co/Cu 박막구조에서 Co층이 계면 신뢰성에 미치는 영향 분석
- 오류정정
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!