승자전취 메커니즘 방식의 아날로그 연상메모리

• 영문명: An Analog Content Addressable Memory implemented with a Winner-Take-All Strategy
• 발행기관: 한국전자통신학회
• 저자명: 채용웅(Yong-Yoong Chai)
• 간행물 정보: 『한국전자통신학회 논문지』제8권 제1호, 105~111쪽, 전체 7쪽
• 주제분류: 공학 > 전자/정보통신공학
• 파일형태: PDF
• 발행일자: 2013.01.30

국문 초록

선형적인 읽기와 쓰기 특성을 가지고 있는 승자전취메커니즘 방식의 아날로그 메모리를 구현하였다. 메모리의 읽기 동작은 연상메모리의 최적 함수 선택을 위하여 절대값 회로와 승자전취메커니즘 회로가 이용된다. 본 연구에서는 병렬의 고속 쓰기와 읽기 동작뿐만 아니라 고집적을 가능하게 하는 시스템 구성이 실현된다. 복수의 메모리 셀의 구현이 더 높은 집적도와 고속의 쓰기 읽기를 위하여 구현된다. 실시간 인식을 위하여 본 연구에서 사용된 함수는 이상적이며 메커니즘의 시뮬레이션을 위하여 MOSIS의 1.2？遊觸昨倖？ CMOS 공정 파라미터를 사용하였다.

영문 초록

We have developed an analog associative memory implemented with an analog array which has linear writing and erasing characteristics. The associative memory adopts a winner-take-all strategy. The operation for reading in the memory is executed with an absolute differencing circuit and a winner-take-all (WTA) circuit suitable for a nearest-match function of a content-addressable memory. We also present a system architecture that enables highly-paralleled fast writing and quick readout as well as high integration density. A multiple memory cell configuration is also presented for achieving higher integration density, quick readout, and fast writing. The system technology presented here is ideal for a real time recognition system. We simulate the function of the mechanism by menas of Hspice with 1.2？？ double poly CMOS parameters of MOSIS fabrication process.

목차

Ⅰ. 서 론

Ⅱ. 아날로그 메모리의 프로그래밍

III. 아날로그 연상메모리의 읽기

IV. 결 론

참고 문헌

키워드

Analog memory Absolute differencing circuit Programming voltage WTA Content addressable memory 아날로그메모리 절대값회로 프로그래밍 전압 승자전취메커니즘 연상메모리