MCM-D 기판 내장형 수동소자 제조공정

• 영문명: Fabrication process of embedded passive components in MCM-D
• 발행기관: 한국마이크로전자및패키징학회
• 간행물 정보: 『마이크로전자 및 패키징학회지』제6권 제4호, 1~19쪽, 전체 19쪽
• 주제분류: 공학 > 산업공학
• 파일형태: PDF
• 발행일자: 1999.12.31

국문 초록

MCM-D 기판에 수동소자를 내장시키는 공정을 개발하였다. MCM-D 기판은 Cu/감광성 BCB를 각각 금속배선 및 절연막 재료로 사용하였고, 금속배선은 Ti/cu를 각각 1000Å/3000Å으로 스퍼터한 후 fountain 방식으로 전기 도금하여 3 um Cu를 형성하였으며, BCB 층에 신뢰성있는 비아형성을 위하여 BCB의 공정특성과 C₂F₆를 사용한 플라즈마 cleaning영향을 AES로 분석하였다. 이 실험에서 제작한 MCM-D 기판은 절연막과 금속배선 층이 각각 5개, 4개 층으로 구성되는데 저항은 2번째 절연막 위에 thermal evaporator 방식으로 NiCr을 600Å증착하여 시트저항이 21 Ω/sq가 되게 형성하였고. 인덕터는 coplanar 구조로 3, 4번째 금속배선층에 형성하였으며, 커패시터는 절연막으로 PECVD Si₃N₄를 900Å증착한 후 1, 2번째 금속배선층에 형성하여 88nF/cm²의 커패시턴스를 얻었다. 이 공정은 PECVD Si₃N₄와 thermal evaporation NiCr 공정을 이용함으로써 기존의 반도체 공정을 이용하여 MCM-D 기판에 수동소자를 안정적으로 내장시킬 수 있었다.

영문 초록

We developed Fabrication process of embedded passive components in MCM-D substrate. The proposed MCM-D substrate is based on Cu/photosensitive BCB multilayer. The substrate used is Si wafer and Ti/cu metallization is used to form the interconnect layer. Interconnect layers are formed with 1000Å Ti/3000Å Cu by sputtering method and 3μm Cu by electrical plating method. In order to form the vias in photosensitive BCB layer, the process of BCB and plasma etch using C₂F₆ gas were evaluated. The MCM-D substrate is composed of 5 dielectric layers and 4 interconnect layers. Embedded resistors are made with NiCr and implemented on the 2nd dielectric layer. The sheet resistance of NiCr is controlled to be about 21 Ω/sq at the thickness of 600Å. The multi-turn sprial inductors are designed in coplanar fashion on the 4th interconnect layer with an underpass from the center to outside using the lower 3rd interconnect layer. Capacitors are designed and realized between 1^{st} interconnect layer and 2nd interconnect layer. An important issue in capacitor is the accurate determination of the dielectric thickness. We use the 900Å thickness of PECVD silicon nitride film as dielectric. Capacitance per unit area is about 88nF/cm²at the thickness of 900Å. The advantage of this integration process is the compatibility with the conventional semiconductor process due to low temperature PECVD silicon nitride process and thermal evaporation NiCr process.

목차

1. 서론

2. 제작

3. 분석

4. 결론

참고문헌