단일 패스 연결 요소 레이블링을 위한 SoC 기반 Simulink 모델링에 관한 연구

• 영문명: Simulink Modeling Based on SoC for Single-Pass Connected Component Labeling
• 발행기관: 한국산업기술융합학회(구. 산업기술교육훈련학회)
• 저자명: 송재민(Jae-Min Song) 정용배(Yong-Bae Jeong) 김정현(Jeong-Hyun Kim)
• 간행물 정보: 『산업기술연구논문지』산업기술연구논문지 제25권 4호, 73~81쪽, 전체 9쪽
• 주제분류: 공학 > 공학일반
• 파일형태: PDF
• 발행일자: 2020.12.30

영문 초록

In this study, a single-pass connected-component labeling algorithm based on Bailey and Johnston was designed using Simulink modeling to resolve processing time delays in typical double scan labeling algorithms. The algorithms were used to compare the processing time of the logic-based Bailey and Johnston algorithm with a typical double pass algorithm-based Intel SoC FPGA. From the experimental results, a single sample image of 1280 × 720 high-definition resolution showed that the typical double-pass algorithm and the Bailey and Johnston algorithm had processing times of 7770.76 and 22.975 ms, respectively.

목차

Ⅰ. 서 론

Ⅱ. D. G. Bailey and C. T. Johnston 알고리즘

Ⅲ. Matlab smulink 모델링 구현

Ⅳ. 실험결과 및 고찰

Ⅴ. 결 론

참고문헌

키워드

재설정가능반도체 레이블링 스트리밍 처리 이미지 세분화 시뮬링크 모델링 시스템 온 칩 FPGA Labeling Streamed Processing Image Segmentation Simulink Modeling System on Chip