학술논문
반도체 웨이퍼 제조공정에서의 스케줄링 규칙들의 성능 분석
이용수 22
- 영문명
- Performance Analysis of Scheduling Rules in Semiconductor Wafer Fabrication
- 발행기관
- 한국시뮬레이션학회
- 저자명
- 정봉주(Bong-Ju Jeong) 이윤준(Yun-Jun Lee) 심승배(Seung-Bae Shim)
- 간행물 정보
- 『한국시뮬레이션학회 논문지』제8권 제3호, 49~66쪽, 전체 18쪽
- 주제분류
- 공학 > 기타공학
- 파일형태
- 발행일자
- 1999.09.30
4,960원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
영문 초록
Semiconductor wafer fabrication is known to be one of the most complex manufacturing processes due to process intricacy, random yields, product diversity, and rapid changing technologies. In this study we are concerned with the impact of lot release and dispatching policies on the performance of semiconductor wafer fabrication facilities. We consider several semiconductor wafer fabrication environments according to the machine failure types such as no failure, normal MTBF, bottleneck with low MTBF, high randomness, and high MTBF cases. Lot release rules to be considered are Deterministic, Poisson process, WR (Workload Regulation), SA (Starvation Avoidance), and Multi-SA. These rules are combined with several dispatching rules such as FIFO (First In First Out), SRPT (Shortest Remaining Processing Time), and NINQ/M (smallest Number In Next Queue per Machine). We applied the combined policies to each of semiconductor wafer fabrication environments. These policies are assessed in terms of throughput and flow time. Basically Weins fabrication setup was used to make the simulation models. The simulation parameters were obtained through the preliminary simulation experiments. The key result throughout the simulation experiments is that Multi-SA and SA are the most robust rules, which give mostly good performance for any wafer fabrication environments when used with any dispatching rules. The more important result is that for each of wafer fabrication environments there exist the best and worst choices of lot release and dispatching policies. For example, the Poisson release rule results in the least throughput and largest flow time without regard to failure types and dispatching rules.
목차
1. 서론
2. 반도체 Fabrication공정의 스케줄링
3. 시뮬레이션 모델
4. 실험 결과의 분석 및 토의
5. 결론
6. 참고문헌
키워드
해당간행물 수록 논문
- 물류시스템에서 운송비를 줄이기 위한 차량 할당 및 경로 설정 알고리즘 개발 및 성능평가
- 시 변화 물림 강성도와 베어링 유연도를 고려한 기어-로터의 위험 속도 시뮬레이션
- 설계자를 위한 에스컬레이터 전용 시뮬레이션 프로그램 개발
- 면역 시스템 모델을 기반으로 한 침입 탐지 시스템 설계 및 성능 평가
- 이산형 변수 시스템의 설계를 위한 시뮬레이션 활용 기법 연구
- 다중 무인운반차량 시스템에서의 동적 라우팅과 스케줄링
- 속산 시뮬레이션을 위한 적응형 비모수 중요 샘플링 기법
- 반도체 웨이퍼 제조공정에서의 스케줄링 규칙들의 성능 분석
- 패턴/패스 통합 분기 예측 전략의 성능 분석
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!