고밀도 칩 신뢰성 개선을 위한 buffered deposition 소자구조에 관한 연구

• 영문명: A Study on Buffered Deposition Device Structure to Improvement for High Density Chip Realiability
• 발행기관: 한국시뮬레이션학회
• 저자명: 김환석(Kim.Hwanseog) 이천희(Yi.Cheonhee)
• 간행물 정보: 『한국시뮬레이션학회 논문지』제17권 제2호, 13~19쪽, 전체 7쪽
• 주제분류: 공학 > 기타공학
• 파일형태: PDF
• 발행일자: 2008.06.30

국문 초록

본 연구에서는 드레인 부근의 채널 영역에서 접합 전계를 줄이는 Buffered deposition 구조의 소자를 제안하였다. Buffered deposition 구조의 소자 제작은 첫 번째 게이트를 식각한 후에 NM1(N-type Minor1) 이온주입을 하고 다시 HLD막과 질화막을 덮어 식각하여 제작하였다. 이러한 Buffered deposition 구조는 전계를 줄이기 위한 버퍼층으로 되어 있으며 Buffered deposition 소자의 여러 가지 구조의 Hot carrier 수명을 비교하였으며 열화 특성도 분석하여 10년간의 Hot carrier 수명을 만족함을 증명하였다.

영문 초록

New Buffered deposition is proposed to decrease junction electric field in this paper. Buffered deposition process is fabricated after first gate etch, followed NM1 ion implantation and deposition & etch nitride layer. New Buffered deposition structure has buffer layer to decrease electric field. Also we compared the hot carrier characteristics of Buffered deposition and conventional. Also, we design a test pattern including NMOSFET, PMOSFET, LvtNMOS, High pressure N/PMOSFET, so that we can evaluate DC / AC hot carrier degradation on-chip. As a result, we obtained 10 years hot carrier life time satisfaction.

목차

1. 서론

2. Buffered deposition 소자 제조 공정

3. Buffered deposition 소자 특성 측정

4. 결론

키워드

핫 케리어 Hot carrier