학술논문
로컬 클록 스큐 보상을 위한 낮은 지터 성능의 지연 고정 루프
이용수 19
- 영문명
- A Low Jitter Delay-Locked Loop for Local Clock Skew Compensation
- 발행기관
- 한국전자통신학회
- 저자명
- 정채영(Chae-Young Jung) 이원영(Won-Young Lee)
- 간행물 정보
- 『한국전자통신학회 논문지』제14권 제2호, 309~316쪽, 전체 8쪽
- 주제분류
- 공학 > 전자/정보통신공학
- 파일형태
- 발행일자
- 2019.03.30
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상
검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다.
VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 0.13μm CMOS 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.
영문 초록
In this paper, a low-jitter delay-locked loop that compensates for local clock skew is presented. The proposed DLL
consists of a phase splitter, a phase detector(PD), a charge pump, a bias generator, a voltage-controlled delay line(VCDL), and a level converter. The VCDL uses self-biased delay cells using current mode logic(CML) to have insensitive characteristics to temperature and supply noises. The phase splitter generates two reference clocks which are used as the differential inputs of the VCDL. The PD uses the only single clock from the phase splitter because the PD in the proposed circuit uses CMOS logic that consumes less power compared to CML. Therefore, the output of the VCDL is also converted to the rail-to-rail signal by the level converter for the PD as well as the local clock distribution circuit. The proposed circuit has been designed with a 0.13-μm CMOS process. A global CLK with a frequency of 1-GHz is externally applied to the circuit. As a result,
after about 19 cycles, the proposed DLL is locked at a point that the control voltage is 597.83mV with the jitter of 1.05ps.
목차
Ⅰ. 서 론
Ⅱ. 구조 및 세부 회로
Ⅲ. 실험 결과
Ⅳ. 결 론
해당간행물 수록 논문
- Nb2O5/SiO2 버퍼층위에 증착한 ITO 박막의 전기적 및 광학적 특성에 DC 파워가 미치는 영향
- 인쇄회로기판 배선소재 표면 거칠기에 따른 HDMI 전송선로 설계 기준 연구
- 인공지능 기반형 빅데이터 정보시스템에 관한 연구 -영화제작자와 천만 영화 사례분석 중심으로-
- 스프링 서버 원격코드 실행 취약점(CVE-2018-1270)을 이용한 응용 공격 시나리오의 대응 방안
- 딥 뉴럴네트워크 기반의 소리 이벤트 검출
- 출력전압 제어 가능한 모듈형 DC/DC 컨버터 설계
- 모바일 환경에서의 주관적 영상 서비스 품질 관리 방안
- 변형 VGG 모델의 전처리를 이용한 부품도면 문자 인식 성능 개선
- 전기차 기반의 1톤급 상용차용 통합공조 시스템에 관한 연구
- 로컬 클록 스큐 보상을 위한 낮은 지터 성능의 지연 고정 루프
- 저전력광대역 네트워크를 위한 LoRa: 개요 및 성능향상 기술
- XMP를 이용한 커스텀 메타데이터 저장 방법
- 컴퓨터활용 수업에서 ICT 기반 통계 분석을 통한 과제가치, 학습만족도가 학업성취에 미치는 영향
- C-MLCA와 1차원 CAT를 이용한 의료 영상 암호화
- 스마트 주택 자동화를 위한 주택 전기과부하 경보 성능 평가 시스템 개발
- 영상 기반 회전 골프공 무게중심 검출 시스템
- ESS 안전 운영을 위한 독립형 PMS 개발
- UHF 레이더의 자료 품질에 미치는 클러터 펜스 효과
- 민간경비 종사자의 ICT직무교육과정 개발에 관한 연구
- 제4차 산업혁명과 전자정부 보안연구 -지능형 정부의 빅데이터 사이버보안기술 측면에서-
- 실시간 데이터 수집/분석/처리를 위한 지능형 IoT
- 노즐 형상에 따른 터빈 축동력 형성 비교를 위한 분자동력학 시뮬레이션
- 한국전자통신학회 논문지 제14권 제2호 목차
- AR/VR 마이크로 디스플레이 환경을 고려한 JPEG-LS 플랫폼 개발
- 노인 재활 헬스케어에 대한 키워드 연결 관계의 그래프 중심성 분석을 통한 계량 정보 분석
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!