본문 바로가기

추천 검색어

실시간 인기 검색어

학술논문

로컬 클록 스큐 보상을 위한 낮은 지터 성능의 지연 고정 루프

이용수 19

영문명
A Low Jitter Delay-Locked Loop for Local Clock Skew Compensation
발행기관
한국전자통신학회
저자명
정채영(Chae-Young Jung) 이원영(Won-Young Lee)
간행물 정보
『한국전자통신학회 논문지』제14권 제2호, 309~316쪽, 전체 8쪽
주제분류
공학 > 전자/정보통신공학
파일형태
PDF
발행일자
2019.03.30
4,000

구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.

1:1 문의
논문 표지

국문 초록

본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상 검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다. VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 0.13μm CMOS 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.

영문 초록

In this paper, a low-jitter delay-locked loop that compensates for local clock skew is presented. The proposed DLL consists of a phase splitter, a phase detector(PD), a charge pump, a bias generator, a voltage-controlled delay line(VCDL), and a level converter. The VCDL uses self-biased delay cells using current mode logic(CML) to have insensitive characteristics to temperature and supply noises. The phase splitter generates two reference clocks which are used as the differential inputs of the VCDL. The PD uses the only single clock from the phase splitter because the PD in the proposed circuit uses CMOS logic that consumes less power compared to CML. Therefore, the output of the VCDL is also converted to the rail-to-rail signal by the level converter for the PD as well as the local clock distribution circuit. The proposed circuit has been designed with a 0.13-μm CMOS process. A global CLK with a frequency of 1-GHz is externally applied to the circuit. As a result, after about 19 cycles, the proposed DLL is locked at a point that the control voltage is 597.83mV with the jitter of 1.05ps.

목차

Ⅰ. 서 론
Ⅱ. 구조 및 세부 회로
Ⅲ. 실험 결과
Ⅳ. 결 론

키워드

해당간행물 수록 논문

참고문헌

교보eBook 첫 방문을 환영 합니다!

신규가입 혜택 지급이 완료 되었습니다.

바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!

교보e캐시 1,000원
TOP
인용하기
APA

정채영(Chae-Young Jung),이원영(Won-Young Lee). (2019).로컬 클록 스큐 보상을 위한 낮은 지터 성능의 지연 고정 루프. 한국전자통신학회 논문지, 14 (2), 309-316

MLA

정채영(Chae-Young Jung),이원영(Won-Young Lee). "로컬 클록 스큐 보상을 위한 낮은 지터 성능의 지연 고정 루프." 한국전자통신학회 논문지, 14.2(2019): 309-316

결제완료
e캐시 원 결제 계속 하시겠습니까?
교보 e캐시 간편 결제