Verilog-A를 이용한 PLL회로 설계 및 시뮬레이션

• 영문명: Design and simulation of PLL Circuit using Verilog-A
• 발행기관: 호서대학교 공업기술연구소
• 저자명: 채상훈(Sang- Hoon Chai)
• 간행물 정보: 『공업기술연구 논문집』제21권 제1호, 61~69쪽, 전체 9쪽
• 주제분류: 공학 > 공학일반
• 파일형태: PDF
• 발행일자: 2002.06.30

영문 초록

T his paper introduces to design analog circuits with V erilog-A. It is a tool for design and simulation analog ICs in behavioral level. V erilog-A has been already established standard and used to IP development in U S A . W e have proven the possibility of V erilog-A by compared w ith measurement data of a fabricated 235MHz P L L circuit. T his paper also describes another advantage of Verilog-A.

목차

i ■ 서 론

II. V erilog-A 의 개요

iii. 234MHz PLL 행위수준 시을례이션

IV. 결 론