학술논문
부유게이트에 지역전계강화 효과를 이용한 아날로그 어레이 설계
이용수 0
- 영문명
- Design of an Analog Array using Enhancement of Electric Field on Floating Gate MOSFETs
- 발행기관
- 한국전자통신학회
- 저자명
- 채용웅(Yong-Yoong Chai)
- 간행물 정보
- 『한국전자통신학회 논문지』제8권 제8호, 1227~1234쪽, 전체 8쪽
- 주제분류
- 공학 > 전자/정보통신공학
- 파일형태
- 발행일자
- 2013.08.30
4,000원
구매일시로부터 72시간 이내에 다운로드 가능합니다.
이 학술논문 정보는 (주)교보문고와 각 발행기관 사이에 저작물 이용 계약이 체결된 것으로, 교보문고를 통해 제공되고 있습니다.
국문 초록
1.2 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC 오프셋 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다.
마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.
영문 초록
An analog array with a 1.2 double poly floating gate transistor has been developed with a standard CMOS fabrication process.
The programming of each cell by means of an efficient control circuit eliminates the unnecessary erasing operation which has been widely used in conventional analog memories. It is seen that the path of the signal for both the programming and the reading is almost exactly the same since just one comparator supports both operations. It helps to eliminate the effects of the amplifier input-offset voltage problem on the output voltage for the read operation. In the array, there is no pass transistor isolating a cell of interest from the adjacent cells in the array. Instead of the extra transistors, one extra bias voltage, Vmid, is employed. The experimental results from the memory shows that the resolution of the memory is equivalent to the information content of at least six digital cells. Programming/erasing of each cell is achieved with no detectable disturbance of adjacent cells. Finally, the unique shape of the injector structure in a EEPROM is adopted as a cell of analog array. It reduces the programming voltage below the
transistor breakdown voltage without any special fabrication process.
목차
Ⅰ. 서 론
II. 지역전계강화 poly-poly EEPROM
III. 아날로그 메모리
IV. 실험 결과
V. 결 론
참고 문헌
해당간행물 수록 논문
- 소루마사지요법이 노인의 두경부 통증에 미치는 영향
- 이원화된 계층적 개인정보 Life-Cycle 접근제어 방법론에 관한 연구
- 정보화시대에 따른 육군 보유 훈련장의 효율적인 관리방안에 관한 연구
- LED 및 자이로센서를 이용한 다기능 전자측량기준점 프로토타입 시스템의 성능비교에 관한 연구
- 위치 기반 서비스를 위한 계층 클러스터 기반 Cloaking 알고리즘
- 부유게이트에 지역전계강화 효과를 이용한 아날로그 어레이 설계
- 풍선기반 자율형 공중로봇키트 개발
- 차량의 부분 특징을 이용한 터널 내에서의 차량 검출 및 추적 알고리즘
- Adaboost 최적 특징점을 이용한 차량 검출
- 변형 검출을 위한 FBG 센서 인테로게이터 개발과 피크검출 알고리즘 성능 비교
- 퍼지 제어 기법을 이용한 개선된 Max-Min 신경망
- 고성능 LDPC 코드를 생성하기 위한 최적화된 알고리듬
- 사실적인 3D 얼굴 모델링 시스템
- 전력선 통신을 이용한 전력량계 모니터링 시스템 구현
- 유한체위에서의 고속 최적정규기저 직렬 연산기
- 정지궤도위성용 L대역변환반의 PCB EM 해석을 통한 최적화
- 최적으로 색분산 보상된 광통신 시스템에서 신호 왜곡에 관한 근사적 수학식 연구
- 스트레칭의 유형에 따른 근활성도 및 최대 수의적 등척성 수축력의 유지기간 비교
- 전기자 분산배치 집중권 PMLSM의 전기자 간격에 따른 단부 코깅력 최소화
- 상황 인식 기반의 동적 스케줄링 서비스를 위한 모바일 앱의 구현
- Multiple Active Appearance Model을 이용한 얼굴 특징 추출 기법
참고문헌
교보eBook 첫 방문을 환영 합니다!
신규가입 혜택 지급이 완료 되었습니다.
바로 사용 가능한 교보e캐시 1,000원 (유효기간 7일)
지금 바로 교보eBook의 다양한 콘텐츠를 이용해 보세요!