고성능 병렬 CRC 생성기 설계

• 영문명: A Design of High Performance Parallel CRC Generator
• 발행기관: 대한두경부종양학회
• 저자명: 이현빈(Hyun bean Yi) 박성주(Sung ju Park) 민병우(Pyoung woo Min) 박창원(Chang won Park)
• 간행물 정보: 『대한두경부종양학회지』제16권 제2호, 1101~1107쪽, 전체 7쪽
• 주제분류: 의약학 > 종양학
• 파일형태: PDF
• 발행일자: 2000.11.30

국문 초록

본 논문은 통신 시스템에서 오류 검출을 위해 널려 사용되고 있는 Cyclic Redundancy Check (CRC) 회로의 병렬 구현을 위한 새로운 회로 축소 알고리즘 및 설계 기술을 소개한다. 논리 수준을 최소화하여 CRC 속도를 증진시키기 위해서 입력데이터와 CRC 내부 신호를 두 개 단위로 그룹화 하는 새로운 알고리즘을 개방하였다 성능 평가를 위해 16 비트와 32 비트 CRC 를 PLD (Programmable Logic Device) 및 표준 셀 라이브러리를 이용하여 합성하였으며, 기존에 제시되었던 방법보다 성능이 향상되었음을 보여준다.

영문 초록

This paper presents an optimization algorithm and technique for designing parallel Cyclic Redundancy Check (CRC) circuit, which is most widely adopted for error detection A new heuristic algorithm is developed to find as many shared terms as possible, thus eventually to minimize the number and level of the exclusive-or logic blocks in parallel CRC circuits. 16-bit and 32-bit CRC generators are designed with different types of Programmable Logic Devices, and it has been found that our new algorithm and architecture significantly reduce the delay.

목차

요약

ABSTRACT

Ⅰ. 서론

Ⅱ. 기존의 병렬 CRC 알고리즘

Ⅲ. 휴리스틱 CRC XOR 회로 혹소 알고리좀

Ⅳ. 논리 레벨을 고려한 H/W CRC 생성기 구조

Ⅴ. 성능 평가 및 분석

Ⅵ. 곁론 및 향후계획

참고문헌

키워드

CRC(Cyclic Redundancy Check) Parallel CRC Logic Optimization XOR Gate